DRAM - 1Bit (1T1C) 동작 설명

1T1C DRAM 동작 원리: 간단하고 효율적인 데이터 저장 기술 ✨

 

1T1C DRAM은 **‘1 Transistor 1 Capacitor DRAM’**의 약어로, 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀 구조를 의미합니다. 이 간단한 구조 덕분에 메모리를 효율적으로 저장할 수 있으며, 많은 전자 기기에서 메인 메모리로 널리 사용되고 있습니다. 이번 글에서는 1T1C DRAM이 어떻게 동작하는지, 그 작동 원리와 구조에 대해 자세히 알아보겠습니다.

 

DRAM 1T1C 구조, 1bit cell

---

DRAM - 1T1C 1비트 구조 🔍

 

DRAM 셀의 구성: 1개의 트랜지스터와 1개의 커패시터 🧩

 

1T1C DRAM 셀은 기본적으로 하나의 트랜지스터와 하나의 커패시터로 구성되어 있습니다.

• 트랜지스터: Word Line에 의해 활성화되며, 셀을 Bit Line에 연결하는 역할을 합니다.

• 커패시터: 전하를 저장하여, 전하의 상태에 따라 ‘0’ 또는 ‘1’의 값을 나타냅니다.

 

이러한 간단한 구조 덕분에 DRAM은 SRAM보다 더 작은 셀로 데이터를 저장할 수 있어, 동일한 공간에서 더 많은 데이터를 저장할 수 있다는 장점이 있습니다.

---

1T1C DRAM의 동작 원리 ⚙️

 

DRAM 셀은 데이터를 쓰고 읽는 과정에서 매우 단순한 원리를 사용합니다. 각 단계에서 트랜지스터와 커패시터의 상호 작용을 통해 데이터를 저장하고 읽어냅니다.

 

1. 데이터 쓰기: ‘1’과 ‘0’을 커패시터에 저장하기 ✏️

 

데이터를 쓰기 위해서는 먼저 Word Line을 활성화합니다. Word Line이 활성화되면 트랜지스터가 열려 Bit Line과 커패시터가 연결됩니다.

• ‘1’ 쓰기: Bit Line에 전압을 공급하여 커패시터를 충전합니다. Word Line을 비활성화하면 커패시터는 충전된 상태를 유지하며, 이는 ‘1’을 의미합니다.

• ‘0’ 쓰기: Bit Line을 0전압 상태로 유지하여 커패시터를 방전시킵니다. Word Line을 비활성화하면 커패시터는 방전된 상태를 유지하며, 이는 ‘0’을 의미합니다.

 

이처럼 커패시터가 충전되면 ‘1’ 🔋, 방전되면 ‘0’ ⚡️을 저장하게 됩니다.

---

2. 데이터 읽기: 커패시터의 전하를 감지하기 👀

 

데이터를 읽을 때는 다음과 같은 순서로 진행됩니다:

 

① Word Line을 활성화: 트랜지스터를 열어 커패시터를 Bit Line에 연결합니다.

② Bit Line의 전압 변화 감지: 커패시터의 전하 상태에 따라 Bit Line의 전압이 미세하게 변합니다.

    • 커패시터가 충전되어 있으면 (‘1’), Bit Line으로 전하가 이동하여 전압이 약간 상승합니다.

    • 커패시터가 방전되어 있으면 (‘0’), Bit Line의 전압 변화가 거의 없습니다.

③ 센스 앰프(Sense Amplifier) 작동: Bit Line의 미세한 전압 변화를 감지하여 ‘1’ 또는 ‘0’으로 판별합니다.

④ 데이터 복원: 읽기 과정에서 커패시터의 전하가 방전되므로, 원래의 데이터를 복원하기 위해 다시 써주는 과정이 필요합니다.

 

여기서 중요한 점은 DRAM이 ‘파괴적 읽기(destructive read)’ 방식으로 작동하기 때문에, 데이터를 읽은 후 반드시 재기록이 필요하다는 것입니다.

---

DRAM의 문제점: 누설 전류와 데이터 유지의 어려움 ⚠️

 

1T1C DRAM은 간단한 구조와 고밀도 저장이라는 장점이 있지만, 몇 가지 문제점도 존재합니다.

 

1. 누설 전류 문제 🌊

 

트랜지스터는 완벽한 스위치가 아니기 때문에 미세한 누설 전류가 발생합니다. 시간이 지나면 커패시터는 이 누설 전류로 인해 서서히 방전되어 저장된 데이터가 사라질 수 있습니다. 이를 해결하기 위해 DRAM은 주기적으로 데이터를 리프레시(refresh) 해야 합니다. 리프레시는 셀의 데이터를 읽어서 원래 값으로 다시 써주는 과정으로, 이 과정이 없으면 DRAM 셀은 시간이 지남에 따라 데이터를 잃게 됩니다.

 

2. Destructive Read 🔄

 

DRAM은 데이터를 읽을 때마다 셀의 충전 상태가 방전되는 Destructive Read 특성을 가집니다. 이로 인해 데이터를 읽은 후에는 반드시 다시 써주는 작업이 필요합니다. 이 때문에 DRAM은 SRAM에 비해 속도가 느리고, 일정한 리프레시 시간이 필요한 단점이 있습니다.

---

DRAM의 구조적 특징: 1T1C 셀의 공간 효율성 🏢

 

1T1C DRAM 셀의 구조는 SRAM 셀보다 훨씬 간단하며, 동일한 면적에서 더 많은 데이터를 저장할 수 있습니다. SRAM 셀은 일반적으로 **6개의 트랜지스터(6T)**로 구성되어 큰 면적을 차지하는 반면, DRAM 셀은 1개의 트랜지스터와 1개의 커패시터(1T1C) 만으로 구성되어 적은 면적을 차지합니다.

 

DRAM 셀을 작게 만들기 위해서는 커패시터의 면적을 줄이는 것이 중요한데, 트렌치 셀(trench cell) 기술을 통해 이 문제를 해결합니다. 트렌치 셀은 트랜지스터와 커패시터를 실리콘 기판 아래에 매립하여, 작은 면적에서도 커패시터를 충분히 크게 만들어 많은 전하를 저장할 수 있도록 합니다.

 

또한 DRAM 셀은 SRAM과 달리 두 개의 Bit Line이 필요하지 않아 더 작은 면적을 차지합니다. 이로 인해 DRAM은 고밀도 메모리 칩을 만드는 데 유리하며, 대용량 메모리를 구현할 수 있습니다.

---

마무리: DRAM의 가능성과 한계 🏁

 

1T1C DRAM은 그 단순한 구조 덕분에 높은 저장 밀도와 비용 효율성을 제공합니다. 이로 인해 많은 메인 메모리와 대용량 메모리에서 널리 사용되고 있습니다. 하지만 주기적인 리프레시가 필요하고, 파괴적 읽기 특성으로 인해 속도와 데이터 유지에 한계가 있습니다.

 

이러한 문제점에도 불구하고 DRAM은 현재 가장 널리 사용되는 메모리 기술 중 하나입니다. 앞으로도 DRAM 기술은 더욱 개선되어 고밀도와 고속 성능을 동시에 제공하는 방향으로 발전해 나갈 것입니다. 🚀